L'elemento di elaborazione a 4 bit per l'array processor: i microprogrammi e la struttura circuitale

Nel rapporto R-77012/P è descritta l'architettura di un sistema digitale, progettato per eseguire efficientemente le elaborazioni del segnale video di una vasta famiglia di radar. La parte principale del sistema è costituita da una schiera di elementi di elaborazione (PE) che operano in parallelo sotto il comando di un unico controllo microprogrammato. Ciascun PE lavora con un parallelismo interno di 4 bit (byte), ed è capace di eseguire operazioni aritmetiche e logiche su operandi a lunghezza compresa tra 1 e 4 byte. In questo rapporto si descrive nei dettagli la struttura dell'elemento di elaborazione slave della seconda classe (istruzioni ripetute R volte), ad esclusione delle istruzioni di ingresso e uscita; si presentano, infine, i microprogrammi, che le realizzano.